RS-flip-flop. Princip provozu, funkční schémata, přechodové tabulky

Vyvolat - jednoduché zařízení digitální stroj. To má dva státní stabilitu. Jednou z těchto podmínek je přiřazena hodnota „1“, a druhý - „0“. Spoušť stav, a hodnota binární informace, která je v něm uložena, výstupní signály se určí: Přímé a obráceně. V případě, že je přímý výstup potenciál usazen, což odpovídá logické jedničky, stav klopného obvodu s názvem jednotku (potenciál v obrácené výstupu je nula). V případě, že přímý výstup není potenciál, pak tento stav se nazývá spoušť nule.

Triggers se zařazují do následujících funkcí:

1. způsobu záznamu informací (synchronní a asynchronní).

2. Jako řídící informace (statistiky, dynamické, jednostupňové, vícestupňové).

3. Na základě realizace logických spojení (JK-klopných, RS-spouštěče, T-Triger, D-klopných a jiné typy).

Hlavními parametry všech druhů spouštěčů jsou největší hodnotou trvání signálu na vstupu, doba zpoždění potřebná pro přepínání flip-flop, a umožňuje provozní čas.

V tomto článku, pojďme mluvit o tento typ zařízení, jako RS-flip-flop. Jsou dva typy: synchronní a asynchronní.

Asynchronní RS-klopný obvod má dva řádky konstruktivně (R a S) vstupu. Toto zařízení pracuje na přechodové tabulky.

Zakázané pro takové klopného obvodu je kombinace signály na vstupy zařízení, což způsobuje stav nejistoty. Tato kombinace může být vyjádřena jako požadavek RtSt = 0. Minimalizovat mapa Karnaugh zobrazena právo spouštění provozu, který se nazývá charakteristické rovnice: Q (t + 1) = St V R'tQt. Tak RtSt je nula.

Na funkční diagram ukazuje RS-klopný asynchronní typu NAND a druhý výkon na NOR prvků.

Druhý typ - synchronní RS-FF. Takové zařízení je konstrukčně má tři přímé vstupy S, R, a C. Rozdíl mezi synchronní a asynchronní klopného obvodu je přítomnost synchronizačním vstupem (C). Je nezbytné, aby z těchto důvodů: protože vstupy zařízení (logický prvek) Signály jsou odesílány nejsou vždy současně. To je způsobeno tím, že procházejí různými typy a počet uzlů, které mají různé zpoždění. Tento jev se nazývá „shoda“. V důsledku takových „událostí“ se signálové hodnoty získané být superponován na předchozí hodnoty ostatních signálů. To vše vede k falešný poplach zařízení.

Tento jev lze odstranit použitím vstupních signálů závěrkovým časem zařízení. Konkrétně, na vstupu hradla NAND, kromě přímo informačních signálů dodávaných hlavních synchronizačních pulzů, tentokrát informace na vstupních signálů mít čas k zablokování na vstupu.

Hlavní podmínkou pro správnou funkci spínací logický stádií v RS-klopného obvodu a logiky jimi ovládané - Rt nepřijatelnost současné akce nebo signál St, spínací zařízení, a vyhledávání informací z výstupního Q (t + 1) flip-flop. V tomto ohledu je potenciál řada obsahuje pouze synchronní prvky.

RS-typu klopný obvod synchronní charakteristika vyjádřen rovnicí: Q (t + 1) = StCt V R'tQt V QtC't.

Na fotografii je RS-spouštěcí synchronní typu NAND. Vstupní a vrata, ne logické jednotky se přenáší na spínací datového vstupu S nebo R na nezbytné vstupy asynchronní RS zadají západka obráceného vstup pouze tehdy, když je vstup na synchronní (C) signál v logické jedničce.